Tugas V-Class 3

A. Counter

Counter adalah rangkaian elektronika yang gunanya untuk melakukan penghitungan angka secara berurutan baik itu perhitungan maju ataupun perhitungan mundur.

1. Counter Up Sinkron Modul 16 dengan JKFF

Yang pertama adalah rangkaian counter up sinkron, untuk rangkaian dibawah ini adalah rangkaian counter up sinkron modul 16 dengan JKFF (JK Flip-Flop).

Tabel Kebenaran Counter Up Sinkron Modul 16 dengan JKFF

Gambar Counter Up Sinkron Modul 16 dengan JKFF

Dari rangkaian tersebut sudah dapat dilihat bahwasanya masing-masing JKFF mengeluarkan satu bit data, yang mana keseluruhan dari rangkaian ini jika dijumlahkan menjadi 4 bit data atau akan melakukan counter/pencacahan dari 0 hingga 15 dalam bilangan desimal, cara kerja dari rangkaian ini adalah ketika JKFF D0 diberikan clock akan mengeluarkan logika 1 sehingga jika diurutkan dari D3_D2_D1_D0 adalah biner 0001 (1 dalam desimal)selanjutnya keluaran JKFF D0 akan mempengaruhi masukan JKFF D1 sehingga mengeluarkan output 1, dan keluaran JKFF D0 menjadi 0 sehingga jika diurutkan dari D3_D2_D1_D0 adalah biner 0010 (2 dalam desimal) dan begitu selanjutnya untuk biner 0011 (3 dalam desimal) , sedangkan untuk menghidupkan/mengeluarkan bit selanjutnya yaitu keluaran JKFF D2 dibutuhkan gerbang logika "and" untuk mempengaruhi masukan JKFF D2 tetapi syaratnya D1 dan D0 harus 1 maka dari itu menggunakan gerbang "and" D1 berlogika 1 di "and" kan D0 yang berlogika 1 maka akan mengeluarkan output 1 dan dimasukkan kedalam masukan JKFF D2, sehingga saat dilakukan "clock" menghasilkan bit biner D3_D2_D1_D0 menjadi 0100 (3 dalam desimal) begitu seterusnya, sehingga untuk mempengaruhi masukan D3 pun membutuhkan rangkaian gerbang logika D0 and D1 and D2 seperti dalam gambar diatas.

2. Counter Down Sinkron Modul 8 dengan JKFF

   Selanjutnya rangkaian counter down sinkron modul 8 dengan JKFF.

Tabel Kebenaran Counter Down Sinkron Modul 8

Gambar Counter Down Sinkron Modul 8

Rangkaiannya hampir sama dengan counter up sinkron modul 16 dengan JKFF, hanya saja satu JKFF sengaja saya hilangkan sehingga hanya 3 bit data (tanpa dihilangkan juga tidak menjadi masalah), maka menjadi modul 8, dan keluarannya diganti yang tadinya Q dipindah ke pin Qnot atau Q' lalu rangkaian ini akan mengeluarkan bit-bit data yang terbalik dari counter up yaitu akan mengcounter turun dari 7 hingga 0. Setelah kita bahas tentang counter sinkron dengan JKFF, sekarang kita bahas tentang counter Asinkron dengan JKFF.

3. Counter Up Asinkron Modul 16 dengan JKFF

Untuk rangkaian dibawah ini adalah counter up asinkron modul 16 dengan JKFF.

Tabel Kebenaran Counter Up Asinkron Modul 16

Counter Up Asinkron Modul 16

Cara kerja dari rangkaian ini sebagai berikut, ketika JKFF D0 diberikan clock maka JKFF tersebut akan mengeluarkan bit 1 pada pin Q nya, sedangkan lainnya masih berlogika 0 sehingga jika diurutkan dari D3_D2_D1_D0 adalah biner 0001 (1 dalam desimal) selanjutnya jika diberikan clock pada JKFF D0 keluaran pin Qnot/Q' nya akan berubah dari 0 ke 1 mempengaruhi masukan sumber detak atau clock pada JKFF D1 (transisi tinggi) sehingga yang tadinya keluaran Q nya adalah bit 0 menjadi 1, lalu JKFF D0 yang tadinya keluaran Q nya dari bit 1 berubah menjadi 0 sehingga jika diurutkan dari D3_D2_D1_D0 adalah biner 0010 (2 dalam desimal) seterusnya jika JKFF D0 diberikan clock ia akan kembali berlogika 1 tanpa mempengaruhi sumber detak JKFF D1 (karena keluaran pin Qnot dari JKFF berlogika 0) sehingga jika diurutkan dari D3_D2_D1_D0 adalah biner 0011 (3 dalam desimal) begitulah seterusnya pin keluaran Qnot JKFF D0 dan D1 akan mempengaruhi sumber detak pada JKFF D3 dan keluaran Q nya juga berubah jika diurutkan dari D3_D2_D1_D0 adalah biner 0100 (4 dalam desimal) dan seterusnya, sehingga rangkaian ini akan melakukan counter dimulai dari 0 hingga 15 dalam desimal.

4. Counter Down Asinkron Modul 16 dengan JKFF

Untuk counter down asinkron modul 16 dengan JKFF dapat dilihat dibawah ini :

Gambar Counter Down Asinkron Modul 16 dengan JKFF

Rangkaian dan cara kerja dari rangkaian diatas masih sama dengan rangkaian counter up asinkron modul 16, karena pola keluaran dari Qnot pada masing-masing JKFF adalah kebalikan dari keluaran Q, sehingga keluaran yang digunakan untuk mengeluarkan data adalah Qnot, ia akan melakukan counter secara turun dari angka 15 hingga 0. Kelebihan dari rangkaian asinkron sudah dapat dilihat, yaitu sederhananya rangkaian tanpa menggunakan gerbang logika seperti rangkaian counter sinkron, kelemahan dari rangkaian asinkron ini adalah delay yang akan membuat data tidak pas pada sistem yang sensitif.

B. Register Geser

Register geser disusun dengan merangkaikan flip-flop satu sama lain.Register geser sering digunakan untuk menyimpan data sesaat. Contoh khusus register geser yang saya gunakan dalam kehidupan sehari-hari adalah kalkulator. Bila kita memasukkan masing-masing digit pada papan tombol, angka pada peraga dapat bergeser ke kiri, kekanan ataupun sekaligus.

Sistem digital yang menggunakan register geser

Karakteristik register geser

1. Register Geser Beban Seri

Istilah “beban seri” datang dari kenyataan bahwa hanya satu bit data yang dapat dimasukkan kedalam register dalam suatu waktu. Sebagai contoh, apabila kita ingin memasukkan 0111 ke dalam register, kita harus melalui jajaran baris 1 sampai 6 sehingga membutuhkan lima langkah.

Tabel kebenaran register beban seri

Gambar Register geserbeban seri 3-bit

Rangkaian di atas dapat kita jalankan dengan logika yang sesuai pada cara kerja dari rangkaian yang telah kita susun. Berikut adalah tabel kebenaran register geser beban seri.

2. Register Geser Beban Paralel

Register geser ini memiliki rangkaian yang hampir sama dengan register geser beban seri, namun sistem ini merupakan sistem yang memungkinkan pembebanan paralel sekaligus 4-bit sehingga mempunyai sifat simulasi kembali yang akan mengembalikan data keluaran kedalam masukan sehingga tidak hilang.

Rangkaian di atas dapat kita jalankan dengan logika yang sesuai pada cara kerja dari rangkaian yang telah kita susun. Berikut adalah tabel kebenaran register geser beban paralel

Tabel kebenaran register geser beban paralel

Diagram blog Tabel register geser beban paralel

Rangkain register geser beban paralel

Referensi:

http://baskarapunya.blogspot.co.id/2014/03/rangkaian-counter-dengan-jk-flip-flop.html

http://yudiarfan2035.blogspot.co.id/2016/05/register-geser.html